1. Kondisi [Kembali]
- Rangkai rangkaian seperti gambar dibawah ini.
- Set Switch B0 ke logika 1, Analisa Output yang terjadi, operasi reset dapat dilakukan setiap saat dengan menset Switch B0 ke logika 0. Gambarkan bentuk sinyal CLK terhadap H0,H1,H2 dan H3, dan analisa hasil tersebut.
- Kondisi : Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output 8 bit
Gambar 2.4 Rangkaian percobaan Asynchronous Binary Counter 4 bit
2. Gambar Rangkaian Simulasi [Kembali]
Gambar 2.5 Rangkaian Simulasi Percobaan 1
Tidak ada komentar:
Posting Komentar